Arrow Lake / Panther Lake AMI unverified 32 MB
PRO Z890-S WIFI PZ
vor 2h analysiert
Analyzer v3.0.0 · 0 ms
Settings
9.066
Hidden
8.706
Visible
360
Forms
365
VarStores
168
Strings
19.563
Probes
6
PFAT Blocks
0
CPU & Microcode
INTEL
Memory Features
Status
Aktiv
XMP 3.0 voll unterstuetzt: DDR5-Plattform + 3 3.0-spezifische UI-Signale (Profile 3, User Profile 1, User Profile 2).
› Evidence-Details (3 Signale · Confidence 95%)
Tier 1
platform
PRO Z890-S WIFI PZ
LGA1851 (Arrow Lake-Era, XMP 3.0 standard)
Tier 2
xmp_base_signals
Extreme Memory Profile, XMP Profile
18x
XMP-UI-Strings gefunden: Extreme Memory Profile, XMP Profile
Tier 2
xmp_30_signals
Profile 3, User Profile 1, User Profile 2
24x
XMP-3.0-spezifische Strings: Profile 3, User Profile 1, User Profile 2
▶ CPU Support List 4 Microcodes 4/4 bekannt
IFR & Settings
Setup-Simulator öffnen →
Visible
360
Hidden
8.706
Forms
365
Strings
19.563
Top VarStores nach Settings
Name
Settings
Size
GUID
PchSetup
4.611
6.082 B
4570b7f1…
Setup
2.679
7 B
80e1202e…
CpuSetup
810
1.518 B
b08f97ff…
SaSetup
439
764 B
72c5e28c…
HwmSetupData
257
900 B
b4b6d1e7…
+ 24 weitere VarStores
KI-Analyse
MSI PRO Z890-S WIFI PZ mit Arrow Lake/Panther Lake Support, AMI Aptio UEFI V1A71. Auffällig sind die experimentellen SOC-North Efficient-cores Settings und Power Limit 4 Kontrollen, die auf frühe Arrow Lake Engineering-Hardware hindeuten.
Befunde 5
notable
SOC-North Efficient-cores Konfiguration
Neue Hardware
Das BIOS unterstützt 'SOC-North Efficient-cores' als separate Kategorie neben P-Cores und E-Cores. Dies deutet auf eine neue Arrow Lake Architektur-Variante hin, die zusätzliche Efficient-Core-Cluster im SOC-Bereich implementiert.
Active SOC-North Efficient-cores: All [VERSTECKT] (CpuSetup:0x34E)
interesting
Power Limit 4 Implementierung
Neue Hardware
Intel führt mit Arrow Lake ein viertes Power Limit ein, komplett mit Override, Lock und Boost-Funktionen. Dies erweitert das bisherige PL1/PL2/PL3-Schema um eine weitere Leistungsklasse für die neue Hybrid-Architektur.
Power Limit 4 Override: Disabled (CpuSetup:0x25), Power Limit 4: 0 [VERSTECKT] (CpuSetup:0x26), Power Limit 4 Lock: Disabled [VERSTECKT] (CpuSetup:0x2A), Power Limit 4 Boost: 0 (CpuSetup:0x2B)
interesting
FCLK-Referenz in Intel-Plattform
Altlasten
Das BIOS enthält eine 'FCLK Frequency for Early Power On' Einstellung, obwohl FCLK (Infinity Fabric Clock) ein AMD-spezifischer Begriff ist. Dies deutet auf wiederverwendeten Code oder Copy-Paste zwischen AMD- und Intel-BIOS-Entwicklung hin.
FCLK Frequency for Early Power On: 1GHz [VERSTECKT] (CpuSetup:0x103)
interesting
Extensive SDEV Security Exposure Controls
Verstecktes Feature
Das BIOS bietet granulare Kontrolle über SDEV (Secure Device) Einträge für verschiedene Hardware-Komponenten wie CIO2, ISP, HECI und SPI-Controller. Diese sind alle standardmäßig deaktiviert, was auf strenge Security-Policies hindeutet.
Expose CIO2 SDEV Entry: Disabled [VERSTECKT] (VtioCfg:0x2), Expose ISP SDEV Entry: Disabled [VERSTECKT] (VtioCfg:0x3), Expose HECI SDEV Entry: Disabled [VERSTECKT] (VtioCfg:0x4)
notable
Firmware Flash Device Debug-Zugang
Verstecktes Feature
Das BIOS enthält eine versteckte Option zum direkten Zugriff auf das Firmware Flash Device, die standardmäßig deaktiviert ist. Dies könnte Engineering-Zugang für Flash-Manipulation ermöglichen.
Firmware Flash Device: Disabled [VERSTECKT] (Setup:0xB2B)
Nicht verifiziert
Noch kein Probe-Report hochgeladen. Generiere
verify.nsh → führe am Zielsystem aus → Ergebnis hier hochladen.
▶
Forum-Badge
Teilen
Dynamisches SVG — zeigt BIOS, AGESA, Microcode, Settings. Aktualisiert sich automatisch bei DB-Änderungen.
File-Info
FilenameE7E58IMSI.1A71
File-Size32,0 MB
ROM-Size32 MB
SHA25683c67e32…2070d15c
Build-Datum—
Analyzerv3.0.0
Laufzeit0 ms
Analysiert02.05.2026 19:34