ROG Arrow Lake / Panther Lake AMI unverified 32 MB INTEL

ROG MAXIMUS Z890 EXTREME

BIOS 3103 · Build 03/27/2026 · SHA-256 2879…0898 · vor 3w analysiert · Analyzer v0.1.0 · 0 ms
Settings
9.618
Hidden
9.454
Visible
164
Forms
344
VarStores
204
Strings
21.121
Probes
6
PFAT
0
BIOS-Engine & OEM-Erweiterungen hohe Sicherheit
AMI
AMI Aptio V
AMI Aptio V Setup-Engine
Evidenz 1
AMI Setup Engine module name 12×
// CPU & Microcode
INTEL

Prozessor-Initialisierung

CSME / ME
19.0.5.2175
Platform
Arrow Lake / Panther Lake
µCode Revision
0x00000018
µCode CPUID
0x000C0660
µCode Datum
2024-05-16
Board-Vendor
ASUS
BIOS-Vendor
AMI
// CPU Support List
4 Microcodes 4/4 bekannt
Intel CPUID 0x000C0660 µCode-Rev 0x00000018 Datum 2024-05-16 Arrow Lake-S ·Arrow Lake-S (Core Ultra 200S) 18 CPUs
GruppeArrow Lake-S · Core Ultra 200S (B0 Stepping) SockelLGA1851 Segmentdesktop
Core Ultra 9 285K Ultra 9
Cores / Threads 8P+16E / 24T
Base Clock 3.7 GHz
Cache 36 MB
TDP 125 W
Core Ultra 9 285 Ultra 9
Cores / Threads 8P+16E / 24T
Base Clock 2.5 GHz
Cache 36 MB
TDP 65 W
Core Ultra 9 285T Ultra 9
Cores / Threads 8P+16E / 24T
Base Clock 1.4 GHz
Cache 36 MB
TDP 35 W
Core Ultra 7 265K Ultra 7
Cores / Threads 8P+12E / 20T
Base Clock 3.9 GHz
Cache 30 MB
TDP 125 W
Core Ultra 7 265KF Ultra 7
Cores / Threads 8P+12E / 20T
Base Clock 3.9 GHz
Cache 30 MB
TDP 125 W
Core Ultra 7 265 Ultra 7
Cores / Threads 8P+12E / 20T
Base Clock 2.4 GHz
Cache 30 MB
TDP 65 W
Core Ultra 7 265F Ultra 7
Cores / Threads 8P+12E / 20T
Base Clock 2.4 GHz
Cache 30 MB
TDP 65 W
Core Ultra 7 265T Ultra 7
Cores / Threads 8P+12E / 20T
Base Clock 1.5 GHz
Cache 30 MB
TDP 35 W
Core Ultra 5 245K Ultra 5
Cores / Threads 6P+8E / 14T
Base Clock 4.2 GHz
Cache 24 MB
TDP 125 W
Core Ultra 5 245KF Ultra 5
Cores / Threads 6P+8E / 14T
Base Clock 4.2 GHz
Cache 24 MB
TDP 125 W
Core Ultra 5 245 Ultra 5
Cores / Threads 6P+8E / 14T
Base Clock 3.5 GHz
Cache 24 MB
TDP 65 W
Core Ultra 5 245T Ultra 5
Cores / Threads 6P+8E / 14T
Base Clock 2.2 GHz
Cache 24 MB
TDP 35 W
Core Ultra 5 235T Ultra 5
Cores / Threads 6P+8E / 14T
Base Clock 2.2 GHz
Cache 24 MB
TDP 35 W
Core Ultra 5 235 Ultra 5
Cores / Threads 6P+8E / 14T
Base Clock 3.4 GHz
Cache 24 MB
TDP 65 W
Core Ultra 5 230F Ultra 5
Cores / Threads 6P+8E / 14T
Base Clock 3.4 GHz
Cache 24 MB
TDP 64 W
Core Ultra 5 225F Ultra 5
Cores / Threads 6P+4E / 10T
Base Clock 3.3 GHz
Cache 20 MB
TDP 65 W
Core Ultra 5 225 Ultra 5
Cores / Threads 6P+4E / 10T
Base Clock 3.3 GHz
Cache 20 MB
TDP 65 W
Core Ultra 5 225T Ultra 5
Cores / Threads 6P+4E / 10T
Base Clock 2.5 GHz
Cache 20 MB
TDP 35 W
Intel CPUID 0x000C0662 µCode-Rev 0x00000121 Datum 2025-12-15 Arrow Lake ·Arrow Lake Variant 3 CPUs
GruppeArrow Lake-S Refresh · Core Ultra 200S PLUS SockelLGA1851 Segmentdesktop

Refresh-Launch mit hoeheren Boost-Clocks. Gleicher Die, neue BIOS-Microcode-Unterstuetzung.

Core Ultra 7 270K PLUS Ultra 7
Cores / Threads 8P+12E / 20T
Base Clock 3.7 GHz
Cache 36 MB
TDP 125 W
Core Ultra 5 250K PLUS Ultra 5
Cores / Threads 6P+8E / 14T
Base Clock 4.2 GHz
Cache 30 MB
TDP 125 W
Core Ultra 5 250KF PLUS Ultra 5
Cores / Threads 6P+8E / 14T
Base Clock 4.2 GHz
Cache 30 MB
TDP 125 W
Intel CPUID 0x000A06C1 µCode-Rev 0x00000005 Datum 2023-12-01 Meteor Lake-S ·Meteor Lake-S (Core Ultra) Pre-Release
GruppeMeteor Lake-S · Core Ultra (1xx) (Pre-Production) SockelLGA1851 Segmentengineering

Meteor Lake-S wurde als Desktop-Produkt 2023 gecancelt — die 'Core Ultra 1xx'-Desktop-Serie wurde zugunsten von Arrow Lake-S aufgegeben. Microcode-CPUID 0x000A06C1 bleibt in Boards als Engineering-Fallback / Compatibility-Entry. Mobile MTL-U/H (0x000A06A4) haben separate CPUIDs.

Noch keine Consumer-CPUs released.

Intel CPUID 0x00FF0662 µCode-Rev 0x0000010D Datum 2024-07-23 Arrow Lake (PreProd) ·Arrow Lake Pre-Production / Engineering (C0662 Wildcard) Pre-Release
GruppeArrow Lake Pre-Production / Engineering (C0662 Wildcard) SockelLGA1851 Segmentengineering

Wildcard-CPUID 0x00FF0662 deckt alle Pre-Release Arrow-Lake-Samples ab. Keine Consumer-Modelle.

Noch keine Consumer-CPUs released.

// Memory Features
Intel XMP v3.0
Status Teilweise
Vendor-Profile
3 Profil-Slots
User-Profile
1 Slot
XMP 3.0 nur teilweise integriert: DDR5-Plattform plus 2 3.0-Signal(e), aber UI-Integration nicht vollstaendig (>=3 Signale erwartet fuer voll). Verfuegbar: Profile 3, Profile3. Eingebettete SPD-Sample mit XMP-3.0-Header (1x Magic).
Evidence-Details (4 Signale · Confidence 92%)
Tier 1 platform ROG MAXIMUS Z890 EXTREME LGA1851 (Arrow Lake-Era, XMP 3.0 standard)
Tier 1 xmp3_magic_bytes XMP 3.0 header (0x0C 0x4A 0x30, 1x found) 1x SPD XMP-3.0-Header-Magic gefunden — eingebettete XMP-3.0-SPD-Sample im ROM
Tier 2 xmp_base_signals X.M.P., XMP Profile 4x XMP-UI-Strings gefunden: X.M.P., XMP Profile
Tier 2 xmp_30_signals Profile 3, Profile3 2x XMP-3.0-spezifische Strings: Profile 3, Profile3
// KI-Analyse

Arrow Lake / Panther Lake ASUS ROG MAXIMUS Z890 EXTREME mit AMI UEFI, Intel ME 19.0.5.2175 und Microcode 0x18. Auffällig sind die umfangreichen PMIC-Optionen für DDR5-Feinsteuerung und das sehr aktuelle Arrow/Panther Lake Platform-Setup mit 32MB ROM.

Befunde 5

interesting Erweiterte PMIC-Arrays für DDR5-Overclocking Neue Hardware
Das BIOS enthält detaillierte Switching-Frequency-Kontrollen für 4 separate PMICs (Power Management ICs) mit jeweils VDD, VDDQ und VPP-Steuerung. Dies deutet auf ein hochentwickeltes DDR5-Power-Design hin, das weit über Standard-Implementierungen hinausgeht.
PMIC0-PMIC3 DRAM VDD/VDDQ/VPP Switching Frequency Settings bei Offsets 0x237-0x24D im VARSTORE_OCMR_SETTINGS_NAME
notable Arrow Lake + Panther Lake Dual-Platform-Support Neue Hardware
Das BIOS unterstützt sowohl Arrow Lake als auch Panther Lake CPUs in einem einzigen Image. Panther Lake ist Intels kommende Low-Power-Architektur, was auf ein sehr aktuelles oder sogar Pre-Production-BIOS hindeutet.
Plattform: Arrow Lake / Panther Lake, Microcode 0x00000018 für CPUID 0x000C0660
interesting Intel ME Generation 19 Early Adoption Neue Hardware
Management Engine Version 19.0.5.2175 repräsentiert eine sehr neue ME-Generation. Die Versionsnummer deutet auf frühe Firmware-Integration der neuesten Intel-Sicherheitsarchitektur hin.
ME Version: 19.0.5.2175
interesting Granulare VTIO SDEV Security Controls Verstecktes Feature
Versteckte Optionen zur selektiven Exposition von Hardware-Devices in SDEV-Tabellen (CIO2, ISP, HECI, SPI, XHCI). Dies ermöglicht Fine-Tuning der Hardware-Sichtbarkeit für Sicherheits- oder Kompatibilitätszwecke.
Expose CIO2/ISP/HECI/SPI1/SPI2/XHCI SDEV Entry Settings bei VtioCfg:0x2-0x7
interesting Power Limit 4 Implementation Neue Hardware
Zusätzlich zu den Standard-PL1/PL2-Limits wurde Power Limit 4 implementiert. Dies ist eine neuere Intel-Spezifikation für erweiterte Thermal-/Power-Kontrolle in High-End-Systemen.
Power Limit 4 Switch: Auto, Power Limit 4: 0 bei VARSTORE_OCMR_SETTINGS_NAME:0x5C8-0x5C9